ALPS – SPICE circuit simulator 2021年10月6日 by wpmaster ALPS (アルプス- Accurate Large-Capacity Parallel Spice) はEmpyrean 独自の アルゴリズムに依って高速化と大規模対応を実現した、アナログ/ミックスド・シグナル設計に最適な、サインオフ精度SPICE回路シミュレーターです。並列処理とマトリクス計算を効率的に行う独自のアーキテクチャは、トラディショナルなSPICEシミュレータの精度を保ちながら、1000万デバイスを超える大規模デザインのシミュレーション時間を大幅に短縮する事に成功しています。 サインオフ・レベルのシミュレーション精度 ALPSは、主要なゴールデンSPICEシミュレータが生成するものと全く同じ波形を生成することができます。また、各タイムステップ毎に精度の高い結果を得るための高精度素子方程式を用いることによって、全回路のマトリックス演算を可能にしています。アナログ/ミクスド・シグナル、セルキャラクタライズなどの分野で、最先端テクノロジーで設計を行う多くのお客様に支持されています。 パフォーマンス ALPSはその構想時より並列処理を念頭に設計されており、効果的にマルチスレッド・アルゴリズムを実装しています。そのため、8並列実行時に平均で4倍から7倍の高速化を実現しており、他社の同一製品に比較して非常に高速です。 また、独自の”Smart Matrix Solver”は、マトリクス計算時に効率良く分散処理を行う事ができ、各行列式に対して最も効果的なソルバーを自動選択します。これによって精度劣化のない、効率的、かつ効果的な収束性を実現し、パフォーマンスを高めています。これは特にポストレイアウト・シミュレーションで効果を発揮します。 こうした速度とキャパシティの高い性能は、約1000万トランジスタを超える大規模アナログ回路やフルチップの、SPICE精度でのシミュレーションを可能にします。 スペック 最新SPICEモデルをサポートBSIM3, BSIM4, BSIM-IMG, BSIM-CMG, PSP, MOSVAR, HiSim_HVBSIMSOI, BSIMPD, TFT, BJT, JFET, Diode, S element, 受動素子, 電源Verilog-A サポートする解析項目OP, DC, AC, TRAN, PZ, STB, NOISE解析コーナー解析モンテカルロ解析 ミクスド・シグナル・シミュレーションVerilog シミュレータを内臓3rd パーティーの Verilog シミュレーターとの協調 ネットリスト入力の Co-simulation 機能 標準出力フォーマット:TR0, PSF, FSDB他社のネットリスト、モデルとの共通性メジャーなアナログ設計環境に接続が可能 プラットフォーム x86 64-bitRed Hat Enterprise V4, V5, V6, V7SUSE Linux 9 and 10