Visual Design Diff(VDD)で協調デザインを向上する

2020年8月4日

時間とフラストレーションを節約するには?


私の経験では、回路設計者はデザインからできる限りの性能を引き出そうとします。彼らは可能な限りテープアウトに近い最後までデザインに変更を加え続けます。デザインを変更するたびに、対応する変更をレイアウトに実装する必要があります。

「では、…今、どのような変更を加えましたか?」 あなたが回路設計者である場合、レイアウト設計者からのこの質問にどのように答えますか?


記憶がしっかりしている時は、スケマティックに加えたすべての変更をリストすることができます。または細心の注意を払っている場合は、プロジェクト全体でスケマティクに加えた変更の実行リストを保持しているでしょう。ここでの問題は、これらの両方の手法ではエラーが発生しがちと言うことです。人は小さな変更を忘れがちです。そのため、デザイン・プロセスには、複数のLVSチェックの実行がフローに含まれ、スケマティクとレイアウト間の不一致を検出します。間違いなく、LVS実行は失敗を防ぎます。


ただし、これを生産性と効率の観点から考えてみてください。回路設計者はスケマティクの変更毎に記憶や、何らかの規則に依ってレイアウト設計者のTO-DOリストを生成します。リストは不正確になる可能性がかなりあります。レイアウト設計者は、誤ったリストまたは不完全なリストに基づいて変更を実装する可能性があります。そして、レイアウト設計者はLVSジョブを実行し、不一致を見つけるでしょう。おそらく、回路設計者に説明を求め、レイアウトに対応する修正を加えて、LVSを再度実行します。正しい結果を得る為に、このような作業を数回繰り返すことは不合理ではありません。

細部に目を配れる経験豊富なレイアウト設計者の中には、スケマティクのバージョン間の違いを見つけるのが得意な人もいます。どのような変化が起こったかを理解するための反復作業が大幅に削減されるため、このような人々と一緒に作業することは常に喜ばれます。ただし、優れたレイアウト設計者でさえ、デバイスの属性の変化を見つけるのは少し難しいと感じています。属性の変更を見逃し、新しいバージョンのレイアウトに実装できない場合、生成されたレイアウトは影響を受けるので、生産的な作業時間を失う可能性があります。


さて、以前のプロジェクトでこの作業にどれだけの時間を費やしましたか?それは意味がありましたか?正しい結果に至るのに繰り返しを行うことにイライラしませんでしたか?


CliosoftのVisual Design Diff(VDD)ツールは、レイアウト設計者がスケマティクの変更点に関する質問に迅速かつ正確に回答するのに役立ちます。Cliosoft VDDは2つのスケマティクまたはスケマティクのリビジョンを入力として受け取り、それらの間の変化を比較します。レイアウト設計者は、ツールに以前のバージョンのスケマティクと新しいスケマティクを入力するだけです。

Cliosoft VDDはカスタムICデザインの回路設計者とレイアウト設計者のためにデザイン変更リストを書き出すツールです。回路設計者は作業中に自分の記憶に頼ったり、細心の注意を払って作業のログを書き込んだりする必要はありません。それにも関わらず、上に示すのスクリーンショットのようにレイアウト設計者は必要としている情報、つまり現在と以前のスケマティクの変更点のシンプルなリストから、レイアウトに変更すべき情報を得る事ができます。更に、スケマティクとレイアウトのエディタ上で変更点を表示することもできます!回路設計者とレイアウト設計者は、スケマティクとレイアウトが同期していることを確認しながらコラボレーションするため、のより良い方法を手にすることができます。


要約すると、2つのスケマティクの違いを視覚化する機能は、チームに貴重な生産性の向上をもたらします。

  1. 回路設計者は、作業中の変更リストを保持または作成する必要はありません。これにより、デザインの最適化に専念できるようになります。
  2. レイアウト設計者は、レイアウトに実装する必要があるタスクの厳密で正確なリストを得ることができます。これによりタスクリストを使用できるようになり、より適切な作業時間を計画できます。
  3. レイアウト設計者は、プロジェクトマネージャーにより正確な見積もりスケジュールを提供できるようになります。 見積もりは正確なデータに基づいているため、プロジェクトマネージャーはプロジェクトのスケジュールを追跡するときに、より高いレベルの信頼性を与えることができます。

by Amit Varde