Qualib

トップ HES Qualib

Key Benefits

  • IPプロバイダーへの利点
  • ・IPに起因する問題から解放し、自分自身の設計に集中する事が可能
  • ・顧客が信頼できる高品質なIPを提供
  • ・ライブラリ取得の時間、コストの削減

  • IPユーザへの利点
  • ・設計早期にテープアウトを妨げる要因を発見
  • ・設計に関連しない問題でテープアウト直前にパニックになる危険性の低減
  • ・テープアウト予定を逃す危険性の減少
  • ・IPパフォーマンスを短期間に評価

Key Features

  • ・完全性チェック
  •  - レイアウト (GDS)
  •  - フィジカル・モデル(LEF)
  •  - タイミング・モデル(Liberty)
  •  - ネットリスト (Verilog)
  •  - シミュレーション (CDL)
  •  - DFT(ATPG)

  • ・一貫性チェック
  •  - LEF vs. GDS
  •  - Liberty vs. Verilog
  •  - LEF vs. Liberty
  •  - LEF vs. Verilog
  •  - CDL vs. Verilog

  • ・比較
  •  - パワー
  •  - エリア
  •  - レイアウト

  • ・速いランタイム
  • ・簡単にデバッギング

はじめに

テクノロジーが進むにつれ、IP はより大きく、さらに複雑になり、多くのライブラリ・セル、 ライブラリ・コーナーを持ち、フィジカルと電気設計規則が必要になります。

このような開発は、従来の方法から、スタンダードセルライブラリと IP を精査し、認証するという新しい負荷を生み出しています。 従来のスクリプトによるチェック手法は全ての観点から、スタンダード・セルライブラリとIPに対してはもう有効ではありません。 よく見られる傾向性として、設計の終盤に、GDSがLEFと合わない、タイミング・モデルがVerilogと合わない、 間違ったIPタイミング制約が不必要なパニックを招き、テープアウトが遅れる等の状況が頻繁に発生しています。

Qualib (クアリブ) はスタンダード・セルライブラリと IP 品質に関連したこれらの問題を早期発見するように設計されています。 それゆえIP/STDがユーザにリリースされる前にこれらの問題を簡単に修正することができます。

Qualibは3方向からスタンダード・セルライブラリとIPを完全にチェックします

使いやすさ

プラットフォーム