Key Benefits
  • ICTS QoR を改善し、CTS 設計サイクルを減少
  • クロック挿入遅延とクロックバッファ数を最大50%削減
  • より低いクロック電力/ クロック OCV
  • タイミング・クロージャ・プロセスを加速
Key Features
  • ワンクリッククロックシステム分析と診断プラットホーム
  • クロック回路図とコーンの強力な表示機能
  • クロックデザイン制約確認
  • CTS クロック制約生成 (無効なクロック経路、クロック対立) など
  • タイミング依存分析に基づくクロック・バランスガイド

はじめに

今日の設計では、クロックとドメイン数の急速な増加と、未だにほとんど手動で生成しているクロック制約の複雑化が、爆発的に起こっています。

一般的に、フロントエンドのチームはCTSを意識することなく、クロック制約を生成するので、高いレイテンシーとバッファカウントの結果となります。 ClockExplorerは、クロックと制約分析、CTSを意識した制約最適化、生成を目指したプラットホームを提供します。

これはレイテンシーとバッファ数を減少する事に役立つので、結果省電力となります。それはフロントエンド、バックエンド・チームにとって非常に有用です。

    フロントエンド :総合的なクロック解析に使用するSDCを検証し、サインオフする
    バックエンド :より良い CTS のための制約を分析、最適化及び生成

Clock診断 / QoR / タイミング依存性

内蔵された診断と CTS の QoR チェック能力は、潜在的な実装の問題を、CTS の後/前で検出・修正することを可能にします。

  • クロック生成の欠落とクロックされていないレジスタの検出
  • SDCとCTS ピン例外の確認
  • 無効なクロック経路を確認後、マークする
  • モード間で競合するクロックピン定義を検出し、マークする
  • マルチモードSDCs 間のクロスチェック
  • 最長/最短のクロック経路とタイミング・ボトルネックの経路を確認
  • スキューグループのチェックタイミング依存性をチェック

現代の設計は、いくつかのデザインモードをファンクションとテストの各々に使用しています。 それぞれのモードは異なるクロック定義を持ち、それゆえ、違うクロックネットワークを持っている可能性があります。

一つのモードでクロックネットワークのバランスをとることが、必ずしも必要ではありませんが、他のモードのクロックとバランスをとることは大きな課題となります。

さらに、今日の SOC 設計では、いくつか IPs が含まれ、そのクロック・ネットワークは予め設計されており、通常変更は許されていません。 それらの固定されたクロック構造は、クロック・ネットワークのバランスを取ることをさらに難しくします。 これに加えて、タイミングに依存するスキューのグループのパーティションに分割されたフリップ・フロップは、さらにクロック・バランシングを複雑にします。

包括的な構造分析

強力なクロック構造分析が、ClockExplorerに組み込まれます。

  • MCMM (マルチコーナー、マルチモード) は、クロック回路図生成により、クロック・ネットワークを効果的視覚化
  • クロック構造をレベルや遅延により表示
  • クロック・スキューグループ生成
  • クロック回路図とレイアウトをクロスプロービング
  • クロック経路追跡
  • 最長、最短経路分析
  • 包括的なクロック概要報告
  • ユーザが簡単にトレース、およびデバッグできるようなインタラクティブなファンイン/ファンアウトコーン回路図生成

良質CTSを可能に

    分析、診断とは別に、良質CTSを可能にする2つのキー機能:
    • CTS のための複数の SDC ファイルのマージ
    • 複雑な、重なり合うクロックツリーの適切な配列

ClockExplorerのキー機能

  • CTSデサイン・サイクルの短縮
  • 50%クロック挿入遅延を減少
  • 低いクロック消費電力

プラットフォーム

    x86 64-bit
    • Red Hat Enterprise V4, V5, V6
    • SUSE Linux 9 and 10