ClockExplorer

トップ HES ClockExplorer

Key Benefits

  • ・ICTS QoR を改善し、CTS 設計サイクルを減少
  • ・クロック挿入遅延とクロックバッファ数を最大50%削減
  • ・より低いクロック電力/ クロック OCV
  • ・タイミング・クロージャ・プロセスを加速

Key Features

  • ・ワンクリッククロックシステム分析と診断プラットホーム
  • ・クロック回路図とコーンの強力な表示機能
  • ・クロックデザイン制約確認
  • ・CTS クロック制約生成 (無効なクロック経路、クロック対立) など
  • ・タイミング依存分析に基づくクロック・バランスガイド

はじめに

今日の設計では、クロックとドメイン数の急速な増加と、未だにほとんど手動で生成しているクロック制約の複雑化が、爆発的に起こっています。

一般的に、フロントエンドのチームはCTSを意識することなく、クロック制約を生成するので、高いレイテンシーとバッファカウントの結果となります。 ClockExplorerは、クロックと制約分析、CTSを意識した制約最適化、生成を目指したプラットホームを提供します。

これはレイテンシーとバッファ数を減少する事に役立つので、結果省電力となります。それはフロントエンド、バックエンド・チームにとって非常に有用です。

Clock診断 / QoR / タイミング依存性

内蔵された診断と CTS の QoR チェック能力は、潜在的な実装の問題を、CTS の後/前で検出・修正することを可能にします。

現代の設計は、いくつかのデザインモードをファンクションとテストの各々に使用しています。 それぞれのモードは異なるクロック定義を持ち、それゆえ、違うクロックネットワークを持っている可能性があります。

一つのモードでクロックネットワークのバランスをとることが、必ずしも必要ではありませんが、他のモードのクロックとバランスをとることは大きな課題となります。

さらに、今日の SOC 設計では、いくつか IPs が含まれ、そのクロック・ネットワークは予め設計されており、通常変更は許されていません。 それらの固定されたクロック構造は、クロック・ネットワークのバランスを取ることをさらに難しくします。 これに加えて、タイミングに依存するスキューのグループのパーティションに分割されたフリップ・フロップは、さらにクロック・バランシングを複雑にします。

包括的な構造分析

強力なクロック構造分析が、ClockExplorerに組み込まれます。

良質CTSを可能に

ClockExplorerのキー機能

プラットフォーム