Key Benefits
  • アナログ・ミックスドシグナルの一般的な設計フローに適応
Key Features
  • 強力な回路図編集機能
  • 統合されたミックスシグナル設計環境
  • Pycell™ を用いたスケマティック・ドリブンレイアウト
  • 強力なレイアウトエディタ

はじめに

Aether (イーサ) は、基本データベースとしてOpenAccessを使用し、カスタム IC 設計に必要なソリューションを提供しています。

このプラットフォームにはいくつかのビルトイン・モジュールがあります。
例えば、デザインマネージャ (Aether-DM) 、テクノロジーマネージャ (Aether-TM) 、回路図エディタ (Aether-SE) 、 レイアウト・エディタ (Aether-LE) 、スケマティック・ドリブン・レイアウト (Aether-SDL) 、ミックスシグナル設計環境 (Aether-MDE) 等です。

Aetherはまた他のデザインツールと密接に統合されています。
SPICEシミュレータ・ALPS 、波形ビューワ・iWave、物理検証ツール・Argus、寄生RC抽出ツール・RCExploreとの統合はAetherをプラットフォームとしてより磐石なものにします。 また、それぞれのツールはAetherと統合しながらも個々に独立して使用可能です。

プラットフォームはiPDK (相互使用可能なPDK) をサポートします。 Aetherは他社の物理検証ツールやSPICEシミュレータも統合することができます。 従って、最適な設計環境を構築可能です。

正確、かつ効果的な作業を可能とする個々のツールによって、Aetherは使いやすい設計/インプリメンテーション/検証環境を提供します。

Aether 回路図エディタ

Aether-SEは回路設計に必要な全ての機能を搭載した回路図編集ツールです。

ERCリアルタイムラン、インヘリテッド接続などの多くの進んだ機能を持ち合わせており、EDIF、CDL、 HSPICE、Spectreなどの基本的な入出力フォーマットをサポートしています。

    その他の特長:
    • 階層回路図編集機能
    • iPar、pParによる階層間パラメータ継承
    • グローバル信号のインヘリテッド接続
    • No-ERC、パッチコード等のサポート
    • ハイパフォーマンスなネットトレース
    • 回路図からのシンボル自動生成
    • 階層回路図における検索、置換機能
    • EDIF-IN によりAether-SEに過去の設計資産を取り込み可能

Aether ミックスシグナル設計環境

Aether-MDEは、SPICEシミュレータ・ALPS と波形ビューワ・iWaveをシームレスに統合しています。

このためユーザはプリ、またはポストレイアウト・シミュレーション環境のセットアップや操作、iWaveによる結果確認、 回路図への電圧/電流値バックアノテート、回路図と波形のクロスプローブを簡単に実行することができます。

Aether-MDEは使いやすくデザインされており、設計生産性を大きく向上させます。 必要に応じ、Aether-MDEは他社シミュレータもシームレスに統合することができます。

Aether レイアウトエディタ

Aether-LEは多機能レイアウトエディタです。
長方形、多角形、パス、バス、円、弧などを簡単に作成、編集できます。

また、素早く簡単にデバイス・レイアウトを修正、作成できるパラメタライズド・セル (Pycell) や、リアルタイムDRCなど、先進の機能をサポートしています。 組み込まれた寄生抵抗・容量抽出エンジンによってユーザが自動的にその場でポイント・ツー・ポイント、ピン・ツー・ピン、あるいはネット全体の抵抗値を抽出することができます。 シリコン実証された当社製物理検証ツール・ArgusがAetherに統合されています。そして、他社の物理検証ツールも同様にシームレスに統合できます。

    Aether-LEの特長:
    • 階層レイアウト設計
    • Vcell、Pycellなどのパラメタライズド・セル
    • ラベル自動生成
    • リアルタイムDRC
    • 自動ビア生成
    • ガードリング生成・編集
    • 自動ダミーメタル挿入
    • メタルスロット
    • ネットの階層トレースや短絡チェック
    • 階層プローブ
    • 階層図形アラインメント
    • 検索、置換機能
    • 物理検証ツールを容易に統合
    • TCLスクリプトによるカスタマイズ

Aether スケマティック・ドリブン・レイアウト

Aether-SDLはPycellを用いてフラット、または階層的なレイアウトを効率よく作成することができます。 SDLは、DRC/LVSクリーンなレイアウトを生成するだけでなく、デバイスやセルの接続関係をフライラインで維持します。

    Aether-SDLの特長:
    • フラット、または階層実行
    • 回路図に基づくデバイス、セルの相対位置考慮
    • 回路図、レイアウト、デバイスツリー間のクロスプローブ
    • 回路図をベースにしたデバイス配置ガイドラインと対応するネットの表示
    • 強力なECOチェック、デバイスマッチング、フォールディング/アンフォールディング等
    • リアルタイム短絡チェック
    • DRC/LVSクリーンなレイアウトの生成

プラットフォーム

    x86 64-bit
    • Red Hat Enterprise V4, V5, V6
    • SUSE Linux 9 and 10